DISEÑO EN FPGA DE ESQUEMA DE DETECCIÓN DE SEÑALES ACOPLADO A SISTEMA DE RECOLECCIÓN DE ENERGÍA INALÁMBRICA

Abstract

Los sistemas de Radio Cognitiva con capacidades para recolectar energía (CR-EH) permiten obtener nodos de comunicaciones verdes que operan con alta eficiencia espectral y energética. Los sistemas CR-EH
muestran utilidad en diversos campos como Internet de las Cosas (IoT) y Redes de Sensores Inalámbricos (WSN). Estos sistemas son frecuentemente implementados en hardware mediante dispositivos de lógica programable como los Field Programmable Gate Arrays (FPGAs) aprovechando sus capacidades de procesamiento paralelo. Los equipos de CR-EH se encuentran en una búsqueda constante de bandas
inutilizadas del espectro radioeléctrico. Por tanto, se requiere una política eficiente para el manejo de la energía recolectada en las operaciones de sensado de espectro. Este trabajo presenta el diseño de un esquema de detección de señales basado en un Detector de Energía (ED) utilizando un FPGA XC7Z020. Se considera que el FPGA trabaja solamente con la energía recolectada del medio, lo cual impone nuevas restricciones al diseño. El esquema de detección propuesto permite variar el consumo de potencia dinámica del sistema acorde a la energía recolectada mediante la variación de la frecuencia de trabajo según la técnica de Escalamiento Dinámico de Frecuencia (DFS). Con el esquema de detección propuesto
se alcanzan valores de probabilidad de detección (Pd) superiores a 0.9 con una probabilidad de falsa alarma (Pfa) de 0.1 para una SNR superior a -12 dB.