Diseño e implementación de un decodificador CABAC sobre un sistema embebido

Authors

  • Rufino Cabrera Álvarez LACETEL, Instituto de Investigación y Desarrollo de Telecomunicaciones.
  • Osmany Yaunner Núñez LACETEL
  • Laura Quesada del Busto LACETEL
  • Gustavo Aguirre Soler LACETEL
  • Yosmany Hernández Sánchez LACETEL
  • Glauco Antonio Guillén Nieto LACETEL

Abstract

Este trabajo describe el diseño por bloques del Módulo IP de un decodificador de entropía CABAC (Codificación Aritmética Binaria Adaptada al Contexto). El diseño se basa en el código de referencia JM19.0 haciendo uso del estándar H.264/AVC. El código se ejecuta sobre el procesador PowerPC440 del FPGA Virtex-5 de una tarjeta de desarrollo ML507. La implementación del módulo se realiza en VHDL. Los resultados propuestos fueron elaborados usando las herramientas de diseño ISE Design Suite y Microsoft Visual Studio. Estos resultados fueron obtenidos a partir de videos codificados H.264 con el codificador de referencia JM19.0. Con la inserción de este módulo en el sistema, se logró disminuir en un 18% las demoras de procesamiento del decodificador.

Downloads

Download data is not yet available.

Published

2019-01-25

How to Cite

Cabrera Álvarez, R., Yaunner Núñez, O., Quesada del Busto, L., Aguirre Soler, G., Hernández Sánchez, Y., & Guillén Nieto, G. A. (2019). Diseño e implementación de un decodificador CABAC sobre un sistema embebido. Telemática, 17(3), 11–24. Retrieved from https://revistatelematica.cujae.edu.cu/index.php/tele/article/view/310

Most read articles by the same author(s)