Return to Article Details Diseño de la etapa de frecuencia intermedia de un radar en FPGA Download Download PDF