DISEÑO EN FPGA DE ESQUEMA DE DETECCIÓN DE SEÑALES ACOPLADO A SISTEMA DE RECOLECCIÓN DE ENERGÍA INALÁMBRICA

David Alejandro Urquiza Villalonga¹, Jorge Torres Gómez²,

¹Universidad Tecnológica de la Habana “José Antonio Echeverría”, La Habana, Cuba ²UC3M
University, Madrid, Spain

¹davidurquiza815@gmail.com, ²jtorres151184@gmail.com

RESUMEN

Los sistemas de Radio Cognitiva con capacidades para recolectar energía (CR-EH) permiten obtener nodos de comunicaciones verdes que operan con alta eficiencia espectral y energética. Los sistemas CR-EH muestran utilidad en diversos campos como Internet de las Cosas (IoT) y Redes de Sensores Inalámbricos (WSN). Estos sistemas son frecuentemente implementados en hardware mediante dispositivos de lógica programable como los Field Programmable Gate Arrays (FPGAs) aprovechando sus capacidades de procesamiento paralelo. Los equipos de CR-EH se encuentran en una búsqueda constante de bandas inutilizadas del espectro radioeléctrico. Por tanto, se requiere una política eficiente para el manejo de la energía recolectada en las operaciones de sensado de espectro. Este trabajo presenta el diseño de un esquema de detección de señales basado en un Detector de Energía (ED) utilizando un FPGA XC7Z020. Se considera que el FPGA trabaja solamente con la energía recolectada del medio, lo cual impone nuevas restricciones al diseño. El esquema de detección propuesto permite variar el consumo de potencia dinámica del sistema acorde a la energía recolectada mediante la variación de la frecuencia de trabajo según la técnica de Escalamiento Dinámico de Frecuencia (DFS). Con el esquema de detección propuesto se alcanzan valores de probabilidad de detección (P_d) superiores a 0.9 con una probabilidad de falsa alarma (P_{fa}) de 0.1 para una SNR superior a -12 dB.

PALABRAS CLAVES: Recolección de Energía, Radio Cognitiva, Detector de Energía, Escalamiento Dinámico en Frecuencia.

ENERGY DETECTOR DESIGN ON FPGA COUPLED TO ENERGY HARVESTING MODULE

ABSTRACT

Cognitive Radio schemes relaying on Energy Harvesting capabilities (CR-EH) allow to devise Green Communication Nodes and higher spectral-energy efficient communication. CR-EH systems are very useful in several fields such as Internet of Things (IoT) and Wireless Sensor Networks (WSN). Commonly, these systems are designed on hardware by using Field Programmable Gate Arrays (FPGA) devices to implement parallel processing operations. CR-EH equipments are continuously searching for available spectrum bands. Therefore, an energy management efficient policy is required to develop spectrum sensing operations. This work addresses a spectrum sensing Energy Detector (ED) on FPGA XC7Z20 to operate with collected energy values from ambient sources. Proposed scheme is implemented by dynamically varying consumed energy according to harvested energy by using Dynamic Frequency Scaling (DFS) technique. Proposed detection scheme achieves probability of detection (P_d) values superior to 0.9 for a given probability of false alarm (P_{fa}) equal to 0.1 when SNR is superior to -12 dB.

KEYWORDS: Energy Harvesting, Cognitive Radio, Energy Detector, Dynamic Frequency Scaling

1. INTRODUCCIÓN

El acelerado desarrollo de los sistemas digitales, incluyendo sus capacidades de procesamiento, funcionalidades y servicios, demandan mayores cantidades de energía cada año. Dado el notable empleo de combustibles fósiles por las Tecnologías de la Información y las Comunicaciones (TIC), han emergido los Sistemas Recolectores de Energía (EHS, Energy Harvesting Systems) como vía para minimizar la emisión de gases de efecto invernadero [1]. Los EHS se basan en el paradigma de las Comunicaciones Verdes (Green Communications) y se especializan en la recolección de energía del medio y su utilización para alimentar a dispositivos electrónicos. La energía recolectada puede provenir de diferentes fuentes como el sol, el viento, el mar y las ondas electromagnéticas [2].

Los EHS brindan numerosas ventajas a las comunicaciones inalámbricas pues están orientados al desarrollo de dispositivos auto-recargables y auto-sostenibles energéticamente y a incrementar el uso de fuentes de energías renovables [2]. Estos dispositivos son muy utilizados en el despliegue de redes de sensores inalámbricos (WSN, Wireless Sensor Networks), pues son sistemas de bajo consumo energético donde las técnicas de recolección de energía garantizan que un número masivo de sensores operen con total autonomía energética sin necesidad de la intervención humana [3–6]. Esto es muy útil en aplicaciones emergentes como Internet de las Cosas (IoT, , Internet of Things) y redes de Radio Cognitiva (CR, Cognitive Radio) [7].

Los sistemas CR surgen como solución a la congestión del espectro radioeléctrico y a la poca eficiencia con la cual se utilizan los recursos espectrales. Estos sistemas se dedican a la búsqueda de bandas de frecuencias desocupadas por Usuarios Primarios (PUs, Primary Users), para ser utilizadas por Usuarios Secundarios (SUs, Secondary Users) y mejorar sus capacidades de comunicación aliviando la congestión. La búsqueda de bandas de frecuencias se denomina sensado de espectro, siendo la principal funcionalidad de los CR [8, 9]. Por tanto, los sistemas CR con capacidades para recolectar energía (CR-EH) permiten obtener nodos de comunicaciones verdes que operan con alta eficiencia espectral y energética [10–24].

Los nodos de comunicaciones dedicados al sensado se encuentran en una búsqueda constante de bandas inutilizadas del espectro radioeléctrico necesitando un suministro continuo de energía. Por tanto, los CR-EH tienen que ser diseñados para que operen sin violar las restricciones de causalidad energética. Esto implica que la energía consumida por el dispositivo hasta un tiempo t tiene que ser menor o igual a la energía recolectada hasta ese instante. Por lo que se requiere un diseño que permita variar dinámicamente el consumo de potencia del dispositivo en tiempo de ejecución acorde a la razón de recolección de energía.

En este escenario, la técnica conocida como Escalamiento Dinámico de Voltaje y Frecuencia (DVFS, Dynamic Voltage and Frequency Scaling) es muy utilizada por los altos valores de ahorro de consumo energético reportados en sistemas con microprocesadores y aquellos basados en lógica programable como FPGA (Field Programmable Gate Arrays) [25–27]. Esta técnica se basa en variar en hardware el voltaje de alimentación y la frecuencia de reloj de acuerdo a la carga de trabajo del dispositivo. En [27] se demuestra para un FPGA de la serie 7 de la familia Zynq que utilizando el escalado de voltaje se logra reducir el consumo de energía hasta un 60 % para una misma frecuencia con respecto al voltaje nominal de trabajo. El FPGA utilizado en este trabajo posee herramientas que soportan el escalamiento dinámico de voltaje y frecuencia. En [28] se aplica la técnica AVS (Adaptive Voltage Scaling) a la placa de evaluación Xilinx XUPV5-LX110T (XUPV5) la cual contiene un Virtex-5 XC5VLX110T y se logran ahorros de potencia y energía en más de un 85 %, con respecto al voltaje nominal para una misma frecuencia de trabajo. El Virtex-5 utilizado en [28] no posee herramientas que permiten el escalamiento dinámico de voltaje y frecuencia. En [29] se aplica la técnica DVFS a la placa de Xilinx ZC702 para implementar un procesador de estimación de movimiento de alto desempeño. Los resultados muestran ahorros energéticos de más de 60 %.

En el presente trabajo se realiza un diseño en Simulink para variar el consumo de potencia dinámica de un FPGA XC7Z020 mientras sensa el espectro radioeléctrico. La técnica de sensado de espectro empleada por su simplicidad es el Detector de Energía (ED, Energy Detector). Mientras que el ajuste del consumo

de potencia se realiza variando solamente la frecuencia de reloj del sistema y manteniendo constante el voltaje de alimentación según el método del Escalado Dinámico en Frecuencia (DFS, Dynamic Frequency Scaling). En el trabajo se aborda la técnica DFS por la simplicidad de su implementación en relación con la DVFS, la cual requiere de un diseño circuital más complejo. Mediante simulaciones obtenidas con la herramienta de estimación de potencia del Vivado, se demuestra que el consumo de potencia tiene una relación monótona creciente con la frecuencia de reloj del sistema. Por tanto, la técnica DFS permite ajustar apropiadamente el consumo de potencia a la razón de recolección de energía. Además se demuestra que con la técnica DFS se obtienen valores de probabilidad de detección (P_d) superiores a 0.9, para una probabilidad de falsa alarma (P_{fa}) de 0.1 y una relación señal a ruido (SNR) superior a -12 dB en un escenario con una razón media de recolección de energía del orden de los μJ .

El artículo se organiza de la siguiente manera: en la sección 2 se presenta el modelo del sistema y se realiza un análisis teórico sobre el funcionamiento del ED. Luego, en la sección 3 se describe el diseño del sistema de detección propuesto basado en la técnica DFS. En la sección 4 se muestra el desempeño del esquema propuesto para el ajuste dinámico del consumo de potencia acorde a la energía recolectada del medio. Finalmente la sección 5 concluye el artículo y propone futuras líneas de investigación.

2. Modelo del Sistema

Se asume un escenario CR-EH compuesto por un SU que sensa la actividad de un PU para acceder al canal primario en los espacios libres de transmisión. El SU posee un sistema recolector de energía, por lo que las operaciones de sensado de espectro se realizan únicamente con la energía recolectada del medio. Se asume que la energía se recolecta en instantes discretos de tiempo $\mathbf{t} = [t_1, t_2, \dots, t_J]$ según el vector $\mathbf{E} = [e_1, e_2, \dots, e_J]$.

El sistema de procesamiento utilizado es un FPGA XC7Z020 con una frecuencia máxima de trabajo de 667 MHz y un voltaje de alimentación de 1.2 V [30]. Se emplea la técnica DFS para variar la frecuencia de trabajo y de esta manera regular el consumo de potencia. Se asume que el sistema varía la frecuencia K veces durante el intervalo de procesamiento según el vector $\mathbf{f}_{\text{clk}} = [f_{\text{clk}_1}, f_{\text{clk}_2}, \dots, f_{\text{clk}_K}]$ en los instantes de tiempo $\mathbf{l} = [l_1, l_2, \dots, l_K]$. Mediante esta técnica se puede ajustar la energía consumida según la energía recolectada para no violar la restricción de causalidad energética.

El proceso de detección se modela como prueba de hipótesis binaria para decidir si las señales del PU están presentes o ausentes. La hipótesis $\mathcal{H}_0$ es la hipótesis de solo ruido, conocida como hipótesis nula y $\mathcal{H}_1$ es la hipótesis alternativa que refleja la presencia de señal más ruido. Este problema se puede formular como sigue [31]:

$$\begin{aligned} \mathcal{H}_0 : \quad & s[n] = \omega[n] \\ & n = 0, 1, \dots, N - 1 \\ \mathcal{H}_1 : \quad & s[n] = x[n] + \omega[n], \end{aligned} \tag{1}$$

donde $s[n]$ es la señal recibida, $x[n]$ es la señal del PU a medir y $w[n]$ es el ruido del canal, el cual se considera AWGN con media cero y varianza σ_w^2 . Se considera que el total de muestras de la señal recibida N se encuentran almacenadas en memoria y se desprecia el consumo energético en su adquisición. Solo se analiza el procesamiento de estas muestras para detectar con alta probabilidad la presencia o no de un PU. Se asume que todo el procesamiento se debe realizar antes de un tiempo límite T asociado al tiempo máximo que puede demorar el sensado de espectro.

La técnica de sensado de espectro empleada es el ED por la simplicidad de su implementación. El ED es una técnica no coherente muy utilizada por su bajo costo computacional. El funcionamiento del ED se basa en obtener la estadística de prueba Z a través del cálculo de la energía de la señal recibida. Luego,

este valor de energía se compara con un umbral determinado λ . Si la energía calculada es mayor que el umbral, existe señal, de lo contrario solo hay ruido en el canal de comunicaciones. En la literatura se encuentran diferentes expresiones analíticas para calcular la estadística de prueba. Una expresión muy utilizada es normalizando por la potencia de ruido [32]:

$$Z = \sum_{n=0}^{N-1} |s[n]|^2 \underset{\mathcal{H}_0}{\overset{\mathcal{H}_1}{\geq}} \lambda, \quad (2)$$

donde el umbral de detección se calcula de acuerdo al Teorema de Neyman-Pearson como [32]:

$$\lambda = \sigma_w^2 (\sqrt{N} \mathcal{Q}^{-1}(P_{fa}) + N), \quad (3)$$

donde $\mathcal{Q}(y) = \frac{1}{2\pi} \int_y^\infty e^{-\frac{t^2}{2}} dt$ es la función de distribución complementaria Gaussiana.

El desempeño en la detección se caracteriza principalmente por dos parámetros: P_{fa} y P_d . La P_{fa} se define como la probabilidad de decidir que hay señal presente cuando solo hay ruido, lo cual implica que el SU pierde la oportunidad de establecer comunicación. Mientras que la P_d es la probabilidad de detectar la señal correctamente. Según el estándar IEEE 802.22 para redes inalámbricas cognitivas de área regional (WRANs) un buen desempeño en la detección implica un valor de P_d superior a 0.9, mientras que la P_{fa} debe ser inferior a 0.1 [33].

La P_d es un parámetro que depende de la SNR (γ), la cantidad de muestras procesadas (N), la P_{fa} y la técnica de detección utilizada. Para el caso del ED, la P_d se puede calcular como [32]:

$$P_d = \mathcal{Q} \left(\frac{\sqrt{N} \mathcal{Q}^{-1}(P_{fa}) - N\gamma}{\sqrt{N(1+\gamma)}} \right). \quad (4)$$

El esquema de detección propuesto procesa la señal recibida según la ecuación (2) en ventanas de $N = 4096$ muestras para conformar la estadística de prueba. Por tanto, el principal desafío del diseño está dado en cómo realizar este procesamiento utilizando solo la energía recolectada del medio para lograr un adecuado desempeño en la detección según el estándar IEEE 802.22, esto sin violar la restricción de causalidad energética.

3. DISEÑO DEL SISTEMA DFS

El consumo de procesadores CMOS se caracteriza por el consumo dinámico de energía y el consumo estático de energía. La componente estática se asocia a una corriente de fuga independiente de la actividad del procesador y muy relacionada con la tecnología de fabricación. Sin embargo, si se realiza un diseño eficiente desde el punto de vista energético, esta componente se reduce considerablemente y el mayor peso lo tiene el consumo dinámico que depende fundamentalmente de la actividad del procesador por su operación en tiempo real. Por esta razón, la potencia dinámica es de especial interés para la reducción de la energía consumida por el circuito [34, 35]. La potencia dinámica de un circuito en el que todos los transistores cambian una vez por cada ciclo de reloj está dada por [35]:

$$P_{dinámica} = CV^2 f_{clk}, \quad (5)$$

donde C es la capacidad de conmutación, V es el voltaje de alimentación y f_{clk} es la frecuencia de reloj del circuito. Esta expresión describe que el consumo dinámico de potencia tiene una relación cuadrática respecto al voltaje de alimentación y lineal con la frecuencia de trabajo. Además, a partir de la ecuación (5) se pueden establecer mecanismos para reducir el consumo de potencia dinámica. La capacidad de

conmutación se puede reducir usando transistores más pequeños con bajas capacidades, mientras que V y f_{clk} se pueden modificar con la técnica DVFS [27–29].

Sin embargo, el sistema propuesto utiliza la técnica DFS por la simplicidad de implementación respecto a la DVFS. Por tanto, el esquema de detección varía la potencia consumida en el sensado de espectro mediante un ajuste en la frecuencia de trabajo manteniendo el voltaje de alimentación constante según la disponibilidad energética. La Fig. 1 muestra el diseño propuesto realizado en Simulink de MATLAB R2017a. El esquema de detección se divide en el circuito detector implementado mediante la técnica del ED y el circuito que varía la frecuencia de trabajo contenido en el bloque “Ajuste frecuencia”.

La frecuencia de trabajo se modifica mediante un diezmado de la señal de interés, el cual consiste en procesar solamente las muestras de la señal de entrada cada un número entero M conocido como factor de diezmado [36]. De esta forma se desecha el resto de las muestras sin realizar su procesamiento. Por tanto, la frecuencia de trabajo se divide entre el factor de diezmado M dado que el procesador solo realizará operaciones con estas muestras.

Como se ilustra en la Fig. 1, la señal de entrada se introduce en el bloque “Ajuste frecuencia” el cual varía la frecuencia de trabajo según el factor de diezmado seleccionado. Luego, se aplica el método del ED a la señal diezmada para detectar la presencia del PU según la ecuación (2).

Figura 1: Esquema de detección.

La estructura interna de los bloques diezmadores encargados de variar la frecuencia de trabajo se diseña con el objetivo de ilustrar la relación del consumo de potencia versus el factor de diezmado. El diseño propuesto se muestra en la Fig. 2. Se selecciona una frecuencia de reloj de 100 MHz para garantizar un adecuado balance entre rapidez de procesamiento y consumo energético. Luego este valor de frecuencia se modifica de forma dinámica según la disponibilidad energética mediante un diezmado de la señal. Los bloques diezmadores se diseñan para variar la frecuencia de trabajo en tres posibles valores múltiplos de la frecuencia de 100 MHz del sistema. El diseño está formado por una memoria ROM que controla la entrada de selección de un multiplexor. La memoria ROM posee tres direcciones con el número de las posibles entradas del multiplexor. La ROM está conectada a una lógica que genera todas las direcciones de manera secuencial desde la 0 hasta la 2 y las mantiene seleccionada durante un tiempo constante de 5000 períodos del reloj del FPGA. Por tanto, cada entrada del multiplexor se selecciona de manera ascendente desde la entrada 0 hasta la 2. De esta manera se conmuta en tiempo de ejecución entre varios diezmadores, lo cual implica que la frecuencia de trabajo y el consumo de potencia también se modifiquen. Como cada período de reloj del FPGA es de 10 ns implica que en los primeros 50 μ s la señal

de entrada se procesa con 25 MHz, en los próximos 50 μ s la señal se procesa con 50 MHz y finalmente con los 100 MHz, finalizando la detección en un tiempo de 150 μ s.

Figura 2: Ajuste de frecuencia.

El consumo de potencia dinámica del ED para los factores de diezmado de la Fig. 2 se simuló con la herramienta de estimación de potencia del software Vivado. Los valores de consumo de potencia obtenidos se muestran en la Tabla 1. Se demuestra que la potencia consumida por el circuito disminuye de forma monótona con el aumento del factor de diezmado.

Tabla 1: Potencia dinámica para distintos valores de diezmados de la señal de entrada.

Factor de diezmado	$M = 1$	$M = 2$	$M = 4$
Consumo de Potencia Dinámica (W)	0.029	0.016	0.009

4. RESULTADOS

Para mostrar el desempeño del esquema de sensado de espectro propuesto se considera el escenario más simple de detección: un tono de amplitud unitaria y fase cero dado por: $x[n] = \cos(2\pi f_0 n)$. Se asume un canal de comunicaciones con un ruido AWGN y una SNR de $\gamma = -5$ dB. Por tanto, la varianza de ruido se puede calcular como $\sigma_\omega^2 = \frac{1}{2\gamma_{veces}}$. Luego, según la ecuación (3) se obtiene $\lambda = 6606,03$ como se muestra en el bloque “Constante_2” de la Fig. 1.

Con el objetivo de demostrar la aplicación de la técnica propuesta en un escenario de recolección de energía se asume un vector de energía recolectada $E = [0,45, 0,8, 1,45]\mu J$ en los instantes de tiempo $t = [50, 100, 150]\mu s$. Se considera que la energía recolectada se consume según la política “greedy”, la cual consiste en emplear toda la energía recolectada en cada intervalo de recolección [37, 38]. Los valores de E y t se seleccionaron con el objetivo de que el consumo de potencia según la política “greedy” coincidiera con los valores reportados en la Tabla 1 conociendo que $E = pt$.

La Fig. 3 muestra una gráfica de energía recolectada versus la energía consumida en el proceso de detección. La línea discontinua representa el consumo energético instantáneo del FPGA y la línea continua

representa los paquetes de energía recolectados. La energía recolectada se consume justo antes de que llegue el próximo paquete de acuerdo a la política “greedy”.

Figura 3: Energía recolectada y energía consumida en el proceso de detección.

Analizando los retardos del esquema de detección propuesto podemos derivar una expresión para calcular el tiempo l que demora procesar N muestras a una frecuencia f_{clk} :

$$l = \frac{(2N + 4)}{f_{clk}}. \quad (6)$$

Por tanto, despejando N de la ecuación (6) y considerando que f_{clk} varía de forma dinámica según la política DFS, la cantidad de muestras procesadas se puede calcular como:

$$N = \sum_{k=1}^K l(k) \cdot \frac{f_{clk}(k) - 4}{2}. \quad (7)$$

Según la ecuación (7) el sistema finaliza el procesamiento de las 4096 muestras en el tercer intervalo de tiempo antes de consumir completamente la energía recolectada. Por tanto, la energía que sobra se almacena en la batería para ser utilizada en la próxima detección.

La Fig. 4 muestra la relación existente entre la P_d y diferentes valores de SNR. La P_d se obtiene a partir de la ecuación (4) para una $P_{fa} = 0.1$, un rango de SNR de [-20 0] dB y $N = 4096$. Se demuestra que con el diseño propuesto se obtiene un valor de P_d muy cercano a 1 para un valor de $\gamma = -5$ dB. Esto implica que con el esquema mostrado se alcanzan altos desempeños en la detección de señales operando con la energía recolectada del medio. Este comportamiento se mantiene para valores de SNR superiores a -12 dB.

5. Conclusiones

En este trabajo se realizó el diseño en Simulink de un esquema de detección de señales que opera con la energía recolectada del medio electromagnético. El sistema propuesto emplea la técnica DFS para variar el consumo de potencia en el sensado de espectro mediante un ajuste en la frecuencia de operación según la disponibilidad energética. El consumo de energía se realizó de acuerdo a la política “greedy”, la cual no

Figura 4: Comportamiento de P_d para distintos valores de SNR.

necesita tener un conocimiento previo de la estadística del proceso de recolección. La técnica de sensado de espectro utilizada fue el Detector de Energía por la simplicidad computacional de su implementación. Se mostró que con el esquema de detección propuesto se alcanzan valores de P_d superiores a 0.9, para una P_{fa} de 0.1 y una SNR superior a $\gamma > -12$ dB. Esto demuestra la aplicación del sistema en escenario con alto nivel de ruido y poca disponibilidad energética como en la Televisión Digital Terrestre (TDT). Como futura línea de investigación se identifica incluir el diseño hardware que permita variar tanto el voltaje de alimentación como la frecuencia de trabajo para implementar la técnica DVFS, la cual reporta ahorros de energía considerables respecto a la DFS. Además, se propone incorporarle al bloque “Ajuste frecuencia” la inteligencia necesaria para ajustar el factor de diezmado de forma dinámica según la disponibilidad energética.

Referencias

- [1] A. S. G. Andrae and T. Edler, “On Global Electricity Usage of Communication Technology: Trends to 2030,” *Challenges*, vol. 6, no. 1, pp. 117–157, Apr. 2015. [Online]. Available: <http://www.mdpi.com/2078-1547/6/1/117>
- [2] M. L. Ku, W. Li, Y. Chen, and K. J. R. Liu, “Advances in Energy Harvesting Communications: Past, Present, and Future Challenges,” *IEEE Communications Surveys Tutorials*, vol. 18, no. 2, pp. 1384–1412, 2016.
- [3] S. W. Arms, C. P. Townsend, J. H. Churchill, Galbreath, and S. W. Mundell, “Power Management for Energy Harvesting Wireless Sensors,” in *Proceedings SPIE Int’l Symposium on Smart Structures and Smart Materials*, San Diego, CA, 2005.
- [4] A. Mainwaring, D. Culler, J. Polastre, R. Szewczyk, and J. Anderson, “Wireless Sensor Networks for Habitat Monitoring,” in *Proceedings of the 1st ACM International Workshop on Wireless Sensor Networks and Applications*. New York, NY, USA: ACM, 2002, pp. 88–97. [Online]. Available: <http://doi.acm.org/10.1145/570738.570751>
- [5] T. He, L. Luo, T. Yan, L. Gu, Q. Cao, G. Zhou, R. Stoleru, P. Vicaire, Q. Cao, J. Stankovic, S. Son, and T. Abdelzaher, “An overview of the VigilNet architecture,” in *11th IEEE International*

- Conference on Embedded and Real-Time Computing Systems and Applications, 2005. Proceedings*, Aug. 2005, pp. 109–114.
- [6] Y. Verbelen and A. Touhafi, “Resource considerations for durable large scale renewable energy harvesting applications,” in *2013 International Conference on Renewable Energy Research and Applications (ICRERA)*, Oct. 2013, pp. 401–406.
- [7] S. Bi, Y. Zeng, and R. Zhang, “Wireless powered communication networks: an overview,” *IEEE Wireless Communications*, vol. 23, no. 2, pp. 10–18, Apr. 2016.
- [8] A. A. Khan, M. H. Rehmani, and M. Reisslein, “Cognitive Radio for Smart Grids: Survey of Architectures, Spectrum Sensing Mechanisms, and Networking Protocols,” *IEEE Communications Surveys Tutorials*, vol. 18, no. 1, pp. 860–898, 2016.
- [9] T. T. Nguyen, T. M. Nguyen, H. V. Nguyen, and K. L. Dang, “Hardware implementation of reception diversity techniques for spectrum sensing efficiency enhancement in cognitive radio network,” in *2013 Third World Congress on Information and Communication Technologies (WICT 2013)*, Dec. 2013, pp. 69–73.
- [10] A. Sultan, “Sensing and Transmit Energy Optimization for an Energy Harvesting Cognitive Radio,” *IEEE Wireless Communications Letters*, vol. 1, no. 5, pp. 500–503, Oct. 2012.
- [11] S. Park, H. Kim, and D. Hong, “Cognitive Radio Networks with Energy Harvesting,” *IEEE Transactions on Wireless Communications*, vol. 12, no. 3, pp. 1386–1397, Mar. 2013.
- [12] S. Park and D. Hong, “Achievable Throughput of Energy Harvesting Cognitive Radio Networks,” *IEEE Transactions on Wireless Communications*, vol. 13, no. 2, pp. 1010–1022, Feb. 2014.
- [13] —, “Optimal Spectrum Access for Energy Harvesting Cognitive Radio Networks,” *IEEE Transactions on Wireless Communications*, vol. 12, no. 12, pp. 6166–6179, Dec. 2013.
- [14] J. P. J. S. S. Kalamkar, and A. Banerjee, “Energy Harvesting Cognitive Radio With Channel-Aware Sensing Strategy,” *IEEE Communications Letters*, vol. 18, no. 7, pp. 1171–1174, Jul. 2014.
- [15] Z. Qu, Q. Song, and S. Yin, “Optimal spectrum sensing in energy harvesting cognitive radio systems,” *China Communications*, vol. 11, no. 5, pp. 83–90, May 2014.
- [16] M. Usman and I. Koo, “Throughput Maximization of the Cognitive Radio Using Hybrid (Overlay-Underlay) Approach with Energy Harvesting,” in *2014 12th International Conference on Frontiers of Information Technology*, Dec. 2014, pp. 22–27.
- [17] X. Lu, P. Wang, D. Niyato, and E. Hossain, “Dynamic spectrum access in cognitive radio networks with RF energy harvesting,” *IEEE Wireless Communications*, vol. 21, no. 3, pp. 102–110, Jun. 2014.
- [18] D. T. Hoang, D. Niyato, P. Wang, and D. I. Kim, “Performance Optimization for Cooperative Multiuser Cognitive Radio Networks with RF Energy Harvesting Capability,” *IEEE Transactions on Wireless Communications*, vol. 14, no. 7, pp. 3614–3629, Jul. 2015.
- [19] J. Yang, X. Wu, and J. Wu, “Optimal Scheduling of Collaborative Sensing in Energy Harvesting Sensor Networks,” *IEEE Journal on Selected Areas in Communications*, vol. 33, no. 3, pp. 512–523, Mar. 2015.
- [20] X. Huang, T. Han, and N. Ansari, “On Green-Energy-Powered Cognitive Radio Networks,” *IEEE Communications Surveys Tutorials*, vol. 17, no. 2, pp. 827–842, 2015.
- [21] Y. H. Bae and J. W. Baek, “Achievable Throughput Analysis of Opportunistic Spectrum Access in Cognitive Radio Networks With Energy Harvesting,” *IEEE Transactions on Communications*, vol. 64, no. 4, pp. 1399–1410, Apr. 2016.

- [22] A. Bhowmick, S. D. Roy, and S. Kundu, "Throughput of a Cognitive Radio Network With Energy-Harvesting Based on Primary User Signal," *IEEE Wireless Communications Letters*, vol. 5, no. 2, pp. 136–139, Apr. 2016.
- [23] F. Zhang, T. Jing, Y. Huo, and K. Jiang, "Throughput Optimization for Energy Harvesting Cognitive Radio Networks with Save-Then-Transmit Protocol," *The Computer Journal*, vol. 60, no. 6, pp. 911–924, Jun. 2017.
- [24] M. E. Ahmed, D. I. Kim, and K. W. Choi, "Traffic-Aware Optimal Spectral Access in Wireless Powered Cognitive Radio Networks," *IEEE Transactions on Mobile Computing*, vol. 17, no. 3, pp. 733–745, Mar. 2018.
- [25] C. T. Chow, L. S. M. Tsui, P. H. W. Leong, W. Luk, and S. J. E. Wilton, "Dynamic voltage scaling for commercial FPGAs," in *Proceedings. 2005 IEEE International Conference on Field-Programmable Technology, 2005.*, Dec. 2005, pp. 173–180.
- [26] H. K. Mondal, G. N. S. Harsha, and S. Deb, "An Efficient Hardware Implementation of DVFS in Multi-core System with Wireless Network-on-Chip," in *2014 IEEE Computer Society Annual Symposium on VLSI*, Jul. 2014, pp. 184–189.
- [27] J. L. Nunez-Yanez, M. Hosseinabady, and A. Beldachi, "Energy Optimization in Commercial FPGAs with Voltage, Frequency and Logic Scaling," *IEEE Transactions on Computers*, vol. 65, no. 5, pp. 1484–1493, May 2016.
- [28] J. L. Nunez-Yanez, "Adaptive Voltage Scaling with In-Situ Detectors in Commercial FPGAs," *IEEE Transactions on Computers*, vol. 64, no. 1, pp. 45–53, Jan. 2015.
- [29] J. Nunez-Yanez and A. Beldachi, "Run-time power and performance scaling with CPU-FPGA hybrids," in *2014 NASA/ESA Conference on Adaptive Hardware and Systems (AHS)*, Jul. 2014, pp. 55–60.
- [30] Xilinx, "Zynq-7000 All Programmable SoC (Z-7007s, Z-7012s, Z-7014s, Z-7010, Z-7015, and Z-7020): DC and AC Switching Characteristics," Tech. Rep., Oct. 2016.
- [31] Steven M. Kay, *Fundamentals of Statistical Signal Processing: Detection Theory*, ser. Prentice Hall Signal Processing Series. New Jersey, United States of America: Prentice Hall PTR, 1998, vol. 2.
- [32] G. H. Melany, P. H. Elias, and G. T. Jorge, "Digital Spectrum Sensing Technique implemented on FPGA devices for Digital Television Applications," *RIELAC*, pp. 10–23, 2018.
- [33] C. R. Stevenson, G. Chouinard, Z. Lei, W. Hu, S. J. Shellhammer, and W. Caldwell, "IEEE 802.22: The first cognitive radio wireless regional area network standard," *IEEE Communications Magazine*, vol. 47, no. 1, pp. 130–138, Jan. 2009.
- [34] E. Vasilakis, "An instruction level energy characterization of arm processors," Master's thesis, Department of Computer Science, University of Crete, 2015. [Online]. Available: <http://www.ics.forth.gr/carv/greenvm/files/tr450.pdf>
- [35] *Power-efficient System Design | Preeti Ranjan Panda | Springer*, Jun. 2018. [Online]. Available: <http://www.springer.com/gp/book/9781441963871>
- [36] A. V. Oppenheim and R. W. Schaffer, *Discrete-Time Signal Processing*, third edition ed. Upper Saddle River: Pearson, 2010.
- [37] B. T. Bacinoglu and E. Uysal-Biyikoglu, "Finite-horizon online transmission scheduling on an energy harvesting communication link with a discrete set of rates," *Journal of Communications and Networks*, vol. 16, no. 3, pp. 393–300, Jun. 2014.
- [38] D. Shaviv and A. Özgür, "Universally Near Optimal Online Power Control for Energy Harvesting Nodes," *IEEE Journal on Selected Areas in Communications*, vol. 34, no. 12, pp. 3620–3631, 2016.

Acerca de los autores

David Alejandro Urquiza Villalonga, recibió el B.Sc en Ingeniería en Telecomunicaciones y Electrónica, en 2017 en la Universidad Tecnológica de la Habana “José Antonio Echeverría”(CUJAE), Cuba. Actualmente realiza el doctorado en el Departamento de Teoría de Señales y Comunicaciones de la Universidad Carlos III de Madrid 28911, Leganés, España. Su intereses de investigación incluyen los Sistemas de Recolección de Energía, Radio Cognitiva, Comunicaciones Digitales para Aplicaciones Móviles, Manejo de Interferencia, Radio Definido por Software (SDR).

Jorge Torres Gómez: recibió el B.Sc. en 2008, M.Sc. en 2010 y el PhD en 2015 en la Universidad Tecnológica de la Habana “José Antonio Echeverría”(CUJAE), Cuba. Desde el 2008 hasta el 2018 trabajó como profesor en la CUJAE. Durante el primer semestre del 2019 trabajó en el Departamento de Teoría de Señales y Comunicaciones de la Universidad Carlos III de Madrid 28911, Leganés, España. Actualmente trabaja en el Departamento de Procesamiento de Señales Digitales y Tecnología de Circuitos, Universidad Tecnológica de Chemnitz, Alemania. Sus intereses de investigación incluyen Procesamiento Digital de Señales, Radio Definido por Software, Sistemas de Comunicaciones Inalámbricas y Cableadas.